日記です.自分用のメモ代わりに書くことが多いです.
今日はせっかく早めに研究室行ったのに,いつもの「まさぽんくん,ちょっといいかな?」が
発動されてかなりの時間を拘束されましたorz
終わった頃にはもうTAに行かないといけない時間でした...( ´Д`)
つーか,もういい加減にしてほしいんですが.それなのに,夕方には「進みましたか?」って聞きに来ます.
(゚Д゚ )ハァ?としか言いようがないんですが.誰か助けてください.
発動されてかなりの時間を拘束されましたorz
終わった頃にはもうTAに行かないといけない時間でした...( ´Д`)
つーか,もういい加減にしてほしいんですが.それなのに,夕方には「進みましたか?」って聞きに来ます.
(゚Д゚ )ハァ?としか言いようがないんですが.誰か助けてください.
それでは,今日やったことを.
Cプログラムは昨日作ったんですが,それをどうやってハードで実装するかを考えてました.
基本課題の仕様は提示してあるので,まずはそこの理解から.
少し集中してやると,そっこーで理解できました(*゚ー゚)
思ったより簡単でした.ただこの方法じゃ,そうとうのハードウェア量になりますが,
そこは仕様だから気にしないようにしましょう.
んで,SFLの記述を始めました.回路は大体3段からなるんですが,
今日は1段目の記述がほぼ終わりました.
明日は1段目だけ動かして動作の確認などを行いたいと思います.
やっぱりシミュレーションはVerilog HDLでやるしかないですかねぇ.
となるとシミュレーションファイルもVerilogか.めんどくさいですがしょうがないですね.
明日はこの作業に費やされそうです.
妙な(どうでもいい)割り込みが入らないことを祈ります.
Cプログラムは昨日作ったんですが,それをどうやってハードで実装するかを考えてました.
基本課題の仕様は提示してあるので,まずはそこの理解から.
少し集中してやると,そっこーで理解できました(*゚ー゚)
思ったより簡単でした.ただこの方法じゃ,そうとうのハードウェア量になりますが,
そこは仕様だから気にしないようにしましょう.
んで,SFLの記述を始めました.回路は大体3段からなるんですが,
今日は1段目の記述がほぼ終わりました.
明日は1段目だけ動かして動作の確認などを行いたいと思います.
やっぱりシミュレーションはVerilog HDLでやるしかないですかねぇ.
となるとシミュレーションファイルもVerilogか.めんどくさいですがしょうがないですね.
明日はこの作業に費やされそうです.
妙な(どうでもいい)割り込みが入らないことを祈ります.
PR
この記事にコメントする
プロフィール
HN:
まさぽん
性別:
男性
職業:
会社員
カウンター
ブログ内検索
クリック募金
カテゴリー
なかのひと
アクセス解析